Intel-Details Weiter

Intel hat seine Xeon Data Center-CPU-Reihe der nächsten Generation für 2024 weiter detailliert beschrieben, zu der Granite Rapids und Sierra Forest gehören werden.

Die HotChips 2023-Sitzung begann damit, dass Intel erläuterte, wie die Anforderungen an moderne Rechenzentren wachsen und sich immer mehr auf die Arbeitslast konzentrieren. Sie können über eine große Vielfalt an HPC-, KI-, rechenintensiven, High-Density- und Allzweck-Workloads verfügen, was bedeutet, dass ein einzelner Kerntyp nicht immer die beste Wahl ist, um alle Arten dieser Aufgaben zu erledigen. Daher hat sich Intel bereits verpflichtet, eine eigene Antwort auf AMDs Zen 4- und Zen 4C-Strategie anzubieten, und zwar mit P-Core- und E-Core-spezifischen Xeon-CPUs.

Die P-Core Xeon-CPUs gehören zur Granite Rapids-Familie und sind für rechenintensive und KI-Workloads optimiert, während die E-Core Auslastung. Beide CPU-Familien nutzen eine gemeinsame Plattformbasis und einen gemeinsamen Software-Stack, was bedeutet, dass sie beide auf denselben Plattformen miteinander kompatibel sind.

Intel befasst sich mit den Modularitätsaspekten seiner SoC-Architektur der nächsten Generation und erläutert, wie seine Xeon-CPUs, insbesondere Granite Rapids, über separate Rechen- und E/A-Siliziumchiplets verfügen werden. Diese Chiplets werden über die EmiB-Fabric auf demselben Paket miteinander verbunden und bieten Pfadspuren mit hoher Bandbreite und geringer Latenz.

Apropos Plattform: Die Intel Granite Rapids-SP Beide CPUs werden über eine Reihe von SKUs mit variabler Kernanzahl und thermischen Zielen verfügen. Die Xeon-CPU-Plattform der nächsten Generation unterstützt außerdem bis zu 12-Kanal-DDR/MCR-Speicher (1-2DPC) und bis zu 136 PCIe-Gen-5-Lanes mit 6 UPI-Links (CXL 2.0).

Einige als Renderings gezeigte SKUs geben uns einen Einblick in drei mögliche Konfigurationen, darunter ein einzelner Rechenchip mit zwei IO-Chiplets, eine Dual-Compute-Chiplet- und Dual-IO-Chiplet-Konfiguration und schließlich die Top-Konfiguration mit drei Compute-Chiplets und Dual-IO-Chiplet.

Intel wird ein modulares Mesh-Gewebe verwenden, um auf alle Chiplets zuzugreifen, was Folgendes ermöglicht:

Der Compute-Chip auf den Intel Xeon Granite Rapids-Chips zielt auf eine höhere Leistung und Effizienz ab, indem er den neuesten Intel 3-Prozessknoten nutzt und außerdem eine flexible Zeilen-/Spaltenstruktur ermöglicht. Die Core Tile selbst besteht aus den CPU-Kernen, die auf der Redwood Cove-Architektur und dem L2-Cache, dem LLC+SF+CHA-Slice und der Mesh-Fabric-Schnittstelle basieren.

Die Core Tile kann sowohl an P-Cores als auch an E-Cores angepasst werden. Darüber hinaus befindet sich auf demselben Chip das Advanced-Memory-Subsystem, das über einen gemeinsamen Controller/IO und volle Unterstützung für CXL-angeschlossenen Speicher verfügt.

Für Sierra Forest, die Intel E-Core Xeon-Familie, bietet die Kernkachel der CPU 2–4 Kerne pro Modul, die einen gemeinsam genutzten L2-Cache, eine gemeinsame Frequenz-/Spannungsdomäne und eine gemeinsame Mesh-Fabric-Schnittstelle nutzen. Jeder Kern ist Single-Threaded, sodass wir 144 Kerne und 144 Threads in der Rechenkachel der Top-SKU erhalten, verpackt in 36 Kernkacheln. Der LLC-Slice wird von allen Kernen in einem Socket gemeinsam genutzt und bietet eine Pipeline mit hoher Bandbreite. Damit stehen uns bis zu 144 MB L2-Cache und 108 MB LLC zur Verfügung.

Der aktuellen Roadmap zufolge werden Intels Emerald Rapids